高端PCB打样联系方式

双层板走高频线铺铜离信号线距离

文章来源:http://www.szgdpcb.com 发布时间:2019-11-21 浏览次数:11

对传输线开展阻抗(Z)操纵是RF及髙速数字电路设计中的重要一环。优良的阻抗匹配可以明显降低高频率髙速数据信号的反射面,进而防止出现信号完整性难题。在pcb设计方案的全过程中,人们常常会碰到共面特性阻抗的状况。

比如两层板做盘端50欧的特性阻抗操纵,人们了解,对传输线阻抗危害较大的要素是藕合平面图的高宽比(H),为了确保PCB的冲击韧性,PCB不太可能做得太薄,这就导致了单、双面板的藕合平面图高宽比(H)稍大,对输电线的藕合危害大幅度降低,因此此刻板厚(H)对特性阻抗的危害十分小,进而导致了在单端50欧特性阻抗时,图形界限显著稍大,造成PCB设计方案不科学。这时候,人们就应当选用共面特性阻抗的特点,根据单端输电线附近的包囊铜箔对输电线造成耦合电容,进而减少pcb输电线的特性阻抗,换句话,即在考虑单端50特性阻抗操纵时,减少pcb输电线的总宽。

微带线单端阻抗-Polar 9000

微带线单端阻抗-Polar 9000

共面光波导入的阻抗--Polar 9000

共面光波导入的阻抗–Polar 9000

另一种普遍的情况是,选用非共面特性阻抗开展特性阻抗操纵时,还要防止同层的铜箔过度贴近传输线,进而对特性阻抗导致欠佳的危害,比如4层板的DDR传输线做特性阻抗操纵,在覆铜时还要在传输线地域画严禁覆铜区以防止铜箔对输电线导致特性阻抗失衡的危害, 输电线边沿离铜箔边沿最少1倍图形界限的间距。

DDR 地域加上严禁铺铜区

DDR 地域加上严禁铺铜区

记牢,紧靠的铜箔会对传输线的阻抗导致危害,间距越近的,耦合电容越强,进而阻抗越低。人们有时必须运用这一特点,而有时又要防止这一特点对特性阻抗导致不良影响。人们可以融合铜箔与传输线间隔(G)与 参照平面图与传输线的高宽比(H)这2个要素,对传输线开展特性阻抗操纵。


cache
Processed in 0.004300 Second.